Contributions to grid-synchorinization techniques for power electronic converters

Resumo

A operación en tempo real de algoritmos de sincronización con rede son estudiados na tese. O bloque de sincronización e unha parte fundamental do controlador do convertedor conectado a rede. O ángulo de fase do vector fundamental de tensión (ou corrente) debe ser estimado en tempo real, de forma que o controlador do convertedor pode establecer a transferencia de enerxía dende o convertedor á rede. Os algoritmos de sincronización evolucionaron dende os primeiros, e moi limitados en funcionalidade, detectores de cruce por cero ata ás actuais implementacións en dispositivos dixitais, moito máis fiables. En certo modo, pódese dicir que o Estado do Arte en sincronización evolucionou para ir corrixindo problemas debidos á aparición de fenómenos de calidade de onda. A proposta de J.D. Ainsworth de usar un oscilador controlado por tensión (VCO) dentro do controlador dun HVDC (High Voltage Direct Current) foi un claro fito posto que arranxaba problemas debidos a inestabilidade harmónica en redes débiles. Posteriormente o uso do VCO en circuítos PLL (phase locked loop) foi proposto para subministrar adaptatibilidade en frecuencia en aplicacións de motores de continua. Dende este momento os PLLs, tanto dixitais como analóxicos, son utilizados en todo tipo de aplicacións como rectificadores controlados, FACTS (Flexible ac transmission systems) ou acondicionadores de liña. Actualmente importantes campos como son o de xeración distribuída e sistemas de tracción necesitan de sistemas de sincronización rápidos e con bo filtrado en réxime permanente, o que fai que os algoritmos de sincronización sexan un campo de investigación activo. Unha revisión en detalle do estado do arte en sincronización é aportado no capitulo 2 da tese. Inda que a sincronización refírese maiormente á estimación da compoñente fundamental, a extracción de compoñentes harmónicas, e de secuencias negativas e tratado tamén no capitulo 2. Os algoritmos de sincronización baseados en sistemas de referencia síncrono (SRF) e filtros de medias (MAF), os cales son parte das contribucións da tese, son presentados neste capitulo. Os PLL dixitais son os algoritmos de sincronización mais empregados debido á súa relativa simplicidade de implementación, boa adaptabilidade en frecuencia e aceptable compromiso entre filtrado e resposta transitoria. A teoría de PLLs esta ben desenrolada para campos como as comunicacións. As frecuencias que se utilizan en comunicación son moito mais grandes que a frecuencia de rede. Esto leva a que, a diferencia dos PLLs de comunicación os PLLs en aplicacións de rede teñan unha ganancia baixa. E demostrado nesta tese que os PLLs de ganancia baixa teñen mais compromisos. E probado analiticamente que os PLLs de ganancia baixa teñen un compromiso entre a resposta a cambios de frecuencia de rede e saltos de fase. Polo tanto os PLLs con sobreamortiguamente, os cales eran formulados como a alternativa óptima de sintonización deben ser evitados, posto que poden levar a erros moi grandes cando a frecuencia de rede varia. Unha alternativa de implementación evitando o uso explícito de función trigonométricas, con un alto costo computacional, e aportado tamén no capitulo 3. No capitulo 4 presentase un algoritmo de sincronización alternativo a PLLs, o cal posúe un mellor compromiso entre filtrado e transitorio. A combinación de filtros predictivos e filtros MAF en estructuras SRF proporciona un algoritmo de sincronización optimizado, incluso considerando un nivel de distorsión de rede elevado. No capitulo 5 móstranse resultados de implementación dun filtro activo de potencia. O algoritmo de extracción esta baseado en SRF-MAF. O regulador de corrente implementado esta baseado en controladores resoantes e proporcionais, dando lugar a un esquema PR. Para facer adaptativos en frecuencia os controladores resoantes, a desviación da frecuencia de rede, estimada co PLL, e usada para actualizar en tempo real a ecuación en diferencias do regulador de corrente. Os resultados experimentais, obtidos no laboratorio de Potencia do DTE, proban a excelente resposta do sistema proposto, tanto en canto o sistema de sincronizacion (PLL) coma do regulador de corrente.