Métodos de diseño de sistemas electrónicos de control secuencial mediante técnicas de realización física y de programación

Laburpena

En esta tesis se presenta, en primer lugar, un nuevo método de diseño de sistemas secuenciales de control no concurrente y concurrente, que se caracteriza por su sencillez y por sistematizar el diseño de sistemas que no tengan un elevado número de ramas o procesos concurrentes que dificulten la sincronización entre ellos. Este método se puede utilizar para distintas formas de implementación como, por ejemplo, controladores lógicos o autómatas programables PLC, microcontroladores y sistemas embebidos en circuitos digitales reconfigurables. Posteriormente se presenta un método original de diseño de controladores lógicos denominados reconfigurables RLC (Reconfigurable Logic Controller), que son los que están implementados mediante circuitos FPGA (Field Programmable Gate Array). Este método se caracteriza por utilizar redes de Petri (Petri Nets) no-autónomas interpretadas para control CIPN (Control-Interpreted Petri Nets), y su originalidad radica en el hecho de que la red de Petri se representa mediante un modelo matricial a partir de cual, una vez realizadas las operaciones con las matrices, se obtienen las ecuaciones lógicas generales que se transcriben directamente a un lenguaje de descripción hardware HDL (Hardware Description Language) para configurar el circuito FPGA. Además, este modelo se extiende para incluir temporizadores y contadores, y se generaliza para jerarquizar el diseño mediante la utilización de subredes. La robustez de los resultados obtenidos se valida mediante simulación y su posterior implementación en un controlador RLC. Para que el método de diseño sea independiente de que el controlador lógico se implemente con un RLC o con un PLC, el modelo se ha unificado para incluir las diferentes tareas de modelado, compilación, depuración, configuración del hardware y monitorización, y se ha desarrollado un sistema integrado formado por una plataforma hardware basada en una FPGA y un software asociado, denominado HPetriNets, que asiste al usuario en todo el proceso de implantación de un controlador lógico complejo