Metodologia de diseño de controladores logicos sincronos mediante el lenguaje de descripcion hardware vhdl

Abstract

El proceso de la microelectronica ha propulsado el desarrollo de nuevos metodos de diseño que facilitan la documentacion de un proyecto, el trabajo en equipo y todo lo relacionado con la conexion con herramientas de diseño asistido por computador (cad). Estos metodos se basan en los lenguajes de descripcion hardware. El objetivo de esta tesis es la obtencion de metodos sistematicos para la realizacion de controladores logicos sincronos mediante el lenguaje estandar ieee 1076-1993 vhdl. Siguiendo los pasos del metodo de diseño "top-down" (arriba-abajo), se expone primeramente la forma de modelar los controladores logicos mediante el lenguaje de descripcion hardware vhdl tanto a un nivel de descripcion algoritmico como a nivel funcional. A continuacion se lleva a cabo la sintesis mediante herramientas cad comerciales, que a partir de la descripcion vhdl funcional proporcionan diversas realizaciones de controladores logicos en circuito integrado. Se desarrolla ademas una herramienta cad para computador personal (pc) que automatiza la sintesis de circuitos integrados a partir de una descripcion mediante redes de petri. Esta herramienta genera automaticamente a partir de las redes de petri las descripciones vhdl a nivel funcional. Por ultimo se apuntan diversas lineas de investigacion que este trabajo genera.