Diseño de controladores lógicos seguros ante averías con FPGAs, mediante descripciones de comportamiento
- Juan Rodríguez Andina
- Luis J. Álvarez
- Enrique Mandado
Editorial: Universidad de Las Palmas de Gran Canaria
Any de publicació: 1994
Pàgines: 561-566
Congrés: Congreso de Diseño de Circuitos Integrados (9. 1994. Maspalomas)
Tipus: Aportació congrés
Resum
Los controladores lógicos que se utilizan en aplicaciones críticas deben asegurar en todo momento una salida correcta o bien hacer evolucionar al sistema a un estado seguro, para proteger al personal y al entorno contra riesgos potenciales. Esta característica se conoce como seguridad ante averías. Este artículo presenta una metodología de diseño para la realización de controladores lógicos seguros ante averías, basada en la utilización sistemática de redundancia temporal y en el empleo de FPGAs.