Projecte d'investigació
XUGA32102B98
Estudio, desarrollo y validación de métodos de diseño y síntesis de sistemas electrónicos digitales con capacidad de detección concurrente de fallo
date_range
Duració del 23 de de novembre de 1998 al 22 de de novembre de 2000
(24 mesos)
Sha atorgat en règim de {0}.
