Research project
XUGA32102B98
Estudio, desarrollo y validación de métodos de diseño y síntesis de sistemas electrónicos digitales con capacidad de detección concurrente de fallo
date_range
Duration: from 23 November 1998 to 22 November 2000
(24 months)
It has been granted under a regime of Competitive.
Call:
